当地时间12日,三星电子在美国硅谷三星美洲总部大楼举办了“2024年三星代工论坛”，并公开了AI晶圆代工技术战略。三星电子晶圆代工事业部社长崔时荣在主题演讲中强调：“在AI时代，实现高性能、低能耗的的半导体至关重要。”另外，英国芯片设计巨头ARM的首席执行官雷内·哈斯（Rene Haas）和芯片初创公司Groq的首席执行官乔纳森·罗斯（Jonathan Ross）等行业主要专家也出席了当天的论坛。
为了满足客户需求，三星电子在其现有晶圆代工工艺路线图中添加了SF2Z和SF4U两种工艺，并计划于2027年之前完成应用背面供电技术（BSPDN）2nm工艺（SF2Z）的准备工作。BSPDN是一种通过在晶圆背面布置电源布线，以改善电源和信号线瓶颈并提高电池利用率的设计结构。SF2Z 相较于现有的2nm工艺，不仅可以改善PPA（功耗、性能、面积），还可以有效抑制电流波动导致的“电压降”现象，从而提升高性能计算的设计性能。基于光学缩小的4nm工艺SF4U，预计将于明年量产，其PPA竞争力将相比现有的4nm工艺进一步提升。
三星电子还宣布，计划于2027年量产1.4nm工艺，并确保其满足目标性能和收率要求。同时，该公司将于今年下半年开始批量生产第二代3nm工艺。公司已积累了GAA（全环绕栅极晶体管）量产的丰富经验，并将其持续应用于2nm工艺。相比2022年，三星的GAA量产规模有所增加。
三星电子凭借供晶圆代工、存储器和封装测试的一站式服务，加快了产品的上市速度。三星电子通过三大业务领域的合作，推出具备高性能、低功耗和高带宽内存（HBM）优势的集成AI解决方案。借此简化客户的供应链，并加速产品上市。三星电子表示，如果客户使用其集成AI解决方案，相较于分别使用晶圆代工、存储器和封装企业，无晶圆厂（纯设计）客户的芯片开发到生产时间将缩短约20%。三星电子2027年还计划把低能耗且具有高速数据处理性能的光学元件技术运用于AI解决方案。
另外，三星电子为提升晶圆代工业务竞争力，将多元化客户和应用领域的投资组合。三星电子表示，今年AI产品订单规模较去年激增80%以上。其战略是在8英寸代工和成熟制程中，也提供改善PPA和价格竞争力的产品组合，以应对各种客户需求。
三星电子将于13日召开“2024年SAFE论坛”，携手合作公司为客户提供定制化技术与解决方案，共同探讨AI时代芯片与系统设计技术的未来发展方向，并致力于加强公司自身的半导体生态系统。此次论坛将举行去年成立的尖端一揽子协议体“MDI联盟”的首次研讨会。三星电子及其MDI合作伙伴将在研讨会上讨论具体的合作方案，并深入探讨2.5D和3D半导体设计的综合解决方案。
当地时间12日，在美国硅谷三星电子晶圆代工事业部社长崔时荣在三星代工论坛上发表主旨演讲。【图片提供 三星电子】
